PCI(Peripheral Component Interconnect)总线以其高性能、低成本、开放性、独立于处理器、软件透明等众多优点成为当今最流行的计算机局部总线。在嵌入式系统领域中,许多IP都是基于PCI总线设计的。本文阐述一种以ARM9作为CPU的嵌入式系统的PCI北桥设计与验证。首先介绍基于ARM的嵌入式系统结构,并深入研究PCI2.2总线行为规范。在此基础上提出一种基于ARM处理器的PCI总线北桥的设计方案,整个设计主要分为主设备接口模块,目标设备接口模块,配置寄存器模块和集成总线仲裁器三大部分。对于主设备接口模块和目标设备接口模块,论文主要从数据通路和控制路径的实现两方面进行阐述。对于集成的总线仲裁器,设计采用两优先级的循环优先算法,通过一组设备编号寄存器实现了PCI总线上的仲裁,此外,论文对跨时钟域的信号同步和PCI配置寄存器也作了较为详细的描述,最终采用自顶向下的方法实现了整个设计。在验证部分,引入了基于平台的验证思路,通过搭建验证平台,可以高效地实现验证。论文重点讨论了验证平台的搭建和行为模型的建立,并介绍了一种命令总线,通过打包各个验证点控制验证流程。此外,为提高验证的自动化程度,论文对验证所使用的脚本也进行了描述。通过此验证平台和脚本,提高了整个验证系统的可移植性和可重用性。论文最终完成了PCI北桥的RTL级的功能描述,并使用仿真软件完成对设计的仿真验证。设计通过验证并成功实现在基于ARM的集成处理器,达到预定的功能设计要求,并具有良好的性能,最后对后续开发进行了探讨。