集成电路的实现过程包括综合和物理设计,作为集成电路设计中的重要环节,它不仅关系到集成电路的功能正确与否,而且很大程度的影响电路的性能、成本与功耗。在0.18um以下的工艺中,由于互连延时及功耗密度都急剧增大,使得时序收敛和功耗优化成为集成电路实现过程中的重要问题。集成电路实现的主要任务是逻辑综合和布局布线,本文的主要研究方向是基于DC的逻辑综合流程、基于ICC的深亚微米布局布线流程、基于Formality的形式验证过程及基于PrimeTime的版图后静态时序分析。本文分别介绍了逻辑综合工具DC、物理设计工具IC Compiler、静态时序分析工具PrimeTime和形式验证工具Formality,总结了实现设计中的主要延时模型、寄生参数提取及时序优化方法。针对AVS芯片,本文提出了基于TSMCO.Bum工艺的综合流程和物理设计流程。AVS芯片的逻辑综合主要完成RTL代码到工艺库标准单元的映射；后端设计主要包括：设计规划、布局、时钟树综合(CTS)、布线及DFM相关的操作；静态时序分析和形式验证分别用来保证设计流程中不会出现时序违例及逻辑功能的改变。本文详述了逻辑综合的基本概念、对AVS芯片进行综合的运行脚本及其运行报告分析；关于AVS芯片的物理设计过程,文中涵盖包括从布局规划到时钟树综合到布线成功各具体步骤的实现原理、运行脚本及版图结果分析；对于版图后的静态时序分析和形式验证,文中给出报告表明经综合和布局布线后的芯片时序收敛,逻辑转化前后匹配成功。AVS芯片的实现过程的分析报告表明：芯片的面积为3240um×3240um,时钟频率达到40MHZ,最终满足了设计要求。