图结构具有高效的表达能力,广泛应用于各类计算领域,诸如社交网络分析,网络搜索等。随着图数据规模指数级爆炸增长,高效性成为图数据处理十分重要的要求。然而,图计算在现有通用处理器架构上存在着严重的不规则访存问题,其处理性能因而受到很大影响,研究面向图计算的硬件加速器成为性能加速的重要途径。现有的图计算加速器通常采用以点为中心的编程模型来充分利用节点间的并行性,在运行过程中使用位图结构维护活跃点集合,从而保证算法的正确执行。然而,基于位图的存储模式需要记录所有节点的执行状态,通常仅在活跃点较多时才具有较好的存储效率,活跃点较少时则会引入大量的无效计算开销,极端情况下,这一性能损失可达40%以上。如何较好地根据图计算活跃量自适应定制图计算硬件结构成为亟待解决的问题。基于FPGA的软硬件协同图计算加速系统通过检测运行时活跃点数量,动态地选择合适的存储模型,同时采用点数据缓存,边数据预取等优化方法提升访存效率,从而提升整体图计算加速系统的性能。具体地,在软件上提出了基于位图和队列混合存储结构的Push-Pull编程模型,允许在图计算过程中选择合适的活跃点存储结构;在硬件上则设计了基于层次存储的加速器架构来保证两类数据的高效管理。系统采用FPGA片上资源来实现计算单元之间的连接,消除了计算流水线的时间损耗。在处理大计算量图迭代的功能模块中,系统采用了点数据访存优化设计,降低图计算中的点数据的随机访问开销。此外,设计了片上点边流水线同步结构来支持边数据预取,将随机边数据访问转化为顺序边数据访问。实验结果表明,相较于现有的FPGA图计算系统Fore Graph,本系统实现了1.36～3.02倍的性能提升,并且系统片上资源开销更低。同时,系统针对大规模计算设计的访存优化和缓存传输策略极大程度上保证了系统性能。