论文部分内容阅读
目前,超高频电子标签芯片作为物联网中的关键元件在全球得到了广泛的应用,是当前人们研究的焦点。超高频电子标签芯片的核心之一是非易失存储器,标准CMOS工艺的非易失存储器以其成本低、功耗小等的优势成为国际上超高频电子标签芯片设计的首选。国内在标准CMOS工艺的非易失存储器方面的研究与国际上相比具有较大差距,存在着存储单元面积过大、阈值窗口电压小、存储器读取写入功耗过高、可靠性低等缺点,还未能实现其在超高频电子标签芯片中的应用。因此研究与实现标准CMOS工艺的非易失存储器,对推动国内超高频电子标签芯片性能的提高具有重大作用,对我国物联网事业的发展具有重大意义。本文首先阐述了标准CMOS工艺非易失存储器的研究背景,介绍了国外在标准CMOS工艺非易失存储器方面的研究进展,讨论了国内研究现状与面临的问题。然后,对标准CMOS工艺非易失存储器系统架构进行了设计:针对超高频电子标签芯片的应用,提出了其架构组成与功能管脚定义,分析了其读写功耗、读写时间、工作温度、可擦写次数等参数上的要求,设计存储器指标。接着,提出了HPP_CELL非易失存储单元,其隧穿管为半个PMOS电容结构的HPMOS管。HPP_CELL具有面积小——仅为18μm2、阈值窗口电压大——8V以上等优点。根据HPP_CELL存储单元特性,设计了具有测试模式的1K-bit存储阵列。存储器外围电路中主要设计了电压切换模块,对控制电路、电荷泵、灵敏放大器等其他电路进行分析与部分设计。仿真结果表明所设计的存储器平均写入功耗为3.3μW,读取功耗可达2.4μW,满足设计指标。最后,对设计的标准CMOS工艺非易失存储器在GSMC 0.13μm CMOS工艺流片验证,并对流片芯片进行测试与分析。测试结果表明本文提出的标准CMOS工艺非易失存储器满足大部分设计指标,HPP_CELL存储单元在阈值窗口电压和面积上具有明显优势。