随着集成电路的不断发展,每个芯片上的集成度不断提高,单元器件数目急剧增大。单元间连线长度的增加不仅使得二维平面上的芯片面积增大,也影响电路工作速度及性能。于是产生了三维集成电路的思想,立体集成的方法在有效地提高系统的集成度的同时可以提高电路的性能。在三维集成电路中具有多种互连形式,其中硅通孔(Through Silicon Via)的出现大大缩短了互连长度,为三维集成的通信提供了新思路。本文以TSV为研究对象,着手于其电路参数模型,重点研究其动态功耗的优化问题。主要内容包括以下几方面:一,TSV电学参数提取。本文首先对TSV的制造技术进行介绍。包括其工艺流程及四项关键技术。然后针对不同的TSV形状以及不同的金属填充材料进行了讨论,确定了一种TSV的形状及周边完整的互连结构。在圆柱形TSV的结构基础上,进行较为完整的电路参数提取,包括TSV的寄生电容、寄生电阻、寄生电感,衬底寄生电导、衬底寄生电容以及两根TSV之间的耦合电参数等。二,建立TSV动态功耗模型。首先说明了功耗在电路性能中的重要性,分析了典型的CMOS工艺中功耗的组成及来源,其中动态功耗占功耗组成的最大部分。接着分析了三维互连网络的功耗,并以单根TSV结构为基础,利用提取出的电路参数,对TSV的动态功耗进行了重点计算与分析,比较了各个寄生参数对动态功耗的影响,由此对TSV的电路参数模型进行了简化。重点讨论了TSV的直径与动态功耗的关系。与此同时,为了权衡延时的影响,分析了三维互连延时的计算方法,讨论了TSV的直径与其延时的关系。三,建立多层TSV动态功耗优化模型。首先选取了堆叠式的TSV拓扑结构,在此基础上针对动态功耗的最优化问题,提出了一种多层三维集成电路的新结构,该结构采用了直径逐级缩减从而降低功耗的思路,在权衡延时及面积约束的影响下,寻找出最佳的缩减规律。结果表明,在牺牲5%的延时情况下,采用本文的模型可以使得TSV的动态功耗最高可减少19.52%。四,最后,对本文所采用的优化模型进行了适用情况分析。分别通过改变最优化问题中的约束条件,包括直径差值和延时牺牲比例,以及改变除TSV直径之外的其他工艺参数,包括TSV长度、氧化层厚度、TSV填充材料等进行对比,来讨论不同情况下的模型适用情况,并以此选择合适的参数值。对比的结果表明,在不同情况下模型的优化结果存在差异。在将模型运用在实际情况的时候,要根据工艺环境进行适当的参数选取。