近年来,移动设备产品的增加使得无线通信的服务需求呈现出了爆炸性地增长。高效、灵活地利用好频带资源,是解决好无线通信服务供给与用户需求的关键性因素,这驱动着无线通信系统架构理论与实现的变革。基于现场可编程门阵列(FieldProgrammable Gate Array,FPGA)的数字发射机,由于其灵活、可重构及硬件集成度高的特性,使其成为研究软件无线电思想的重要载体。因此,对基于FPGA的数字射频发射机进行研究具有重要的意义。本文首先分析了数字发射机的基本架构,并介绍了数字发射机相较于传统模拟发射机的优势。对数字发射机中涉及的数字信号处理理论进行说明,同时分析对比Deltasigma调制、脉冲宽度调制(Pulse Width Modulation,PWM)、基于离散傅里叶变换的脉冲宽度调制(Discrete Fourier Transform-Pulse Width Modulation,DFT-PWM)等不同量化调制技术的原理与优缺点,确定Delta-sigma调制作为本文所设计的数字发射机的量化调制技术方案。在数字电路实现中,对量化调制器进行分析改进,提出一种新的量化调制器架构,同时提出一种提高射频信号性能的方法,并在硬件平台上完成验证与测试。本文的主要工作总结如下:1.提出了一种基于前瞻运算的Delta-sigma调制器结构,有效地减少了时间交织Delta-sigma调制器的逻辑深度,提高了Delta-sigma调制器的工作频率;设计了一个四分支的二阶Delta-sigma调制器,并对基于此调制器的数字发射机进行系统链路仿真,实验结果表明20MHz带宽的LTE信号,通过本文设计的数字发射机链路后,射频信号的邻道泄漏比(Adjacent Channel Leakage Rate,ACLR)达到-43d Bc,Delta-sigma调制器的速率达到1GHz。2.研究提高射频信号输出性能的方法,设计了合路滤波方案,实现对射频输出信号的近端噪声抑制。通过相位控制模块和幅度控制模块实现对多路射频信号进行独立的相位控制和幅度控制,并采取多个高速数字接口合路的方式输出,仿真结果表明合路输出射频信号的ACLR提高至-49d Bc。3.在硬件平台上对本文设计的数字发射机进行实现与验证;采用硬件描述语言Verilog设计了数字射频发射机的数字信号处理部分,包括多相插值滤波、多相数字混频、基于前瞻运算的Delta-sigma调制器、幅相控制等模块;经过数字信号处理的发送信号最终通过FPGA上的高速收发器发送端连接到功率合成器进行输出;最后对数字射频发射机进行性能测试,验证了设计方案的可行性。