近年来,随着5G技术以及物联网时代的到来,数据规模开始迅速膨胀,人们对高速通信系统的需求越来越高。为了适应高速数据传输的要求,串行器/解串器(SerDes)技术开始迅速发展,高速、高性能的SerDes成为了数据传输领域的研究热点。均衡技术是实现高速数据传输的关键,判决反馈均衡器(DFE)是一种非线性均衡器,由于其具有鲁棒性强,不会放大噪声等优点被广泛的应用在SerDes的接收端。比较器是判决反馈均衡器的重要组成部分,比较器的速度、功耗、失调等性能对整个判决反馈均衡器的性能都有着至关重要的影响,本课题来源于企业中实际项目,设计一款适用于16Gb/s SerDes系统中判决反馈均衡器的高速低功耗比较器。对超低功耗、低面积和高速模数转换电路的需求不断地推动比较器的发展。在高速、低功耗领域要求比较器能够最大限度地提高速度与能量利用效率。在各种比较器结构中,双尾动态比较器由于具有速度快、功耗低等优点,广泛的应用于各种高速数据传输系统中。本论文基于双尾动态比较器进行改进,提出了一种高速、低功耗、低失调的动态比较器。相比于传统的双尾动态比较器,本论文提出的动态比较器能够有效地降低再生阶段的锁存器响应时间,进而减小比较器整体传输时延,同时利用失调消除技术,显著降低了比较器的输入失调电压。动态比较器包含了锁存器、前置放大器以及失调消除电路。动态锁存器具有速度快、功耗低的优点,同时在输入端引入了较大的回踢噪声。将前置放大器通过NMOS管的栅极与动态锁存器进行连接,可以有效地抑制回踢噪声。根据判决反馈均衡器的应用需求,在前置放大器中加入了参考电压差分对,可以根据参考电压差分对调节比较器的阈值电压,满足不同的阈值电压需求。为了提高动态比较器的速度,对前置放大器的结构进行改进,引入正反馈结构,使前置放大器在比较器的判决阶段输出更大的电压差以加快动态锁存器的再生速度。为了降低比较器的失调电压,设计了失调电压消除电路。通过深入的理论分析,动态比较器的失调电压主要来自于前置放大器,可以通过对前置放大器的差分输入端加入串联电容与传输门控制电路进行失调电压消除。这种失调消除电路结构不存在静态电流,因此不会导致动态比较器的功耗显著增加。本论文采用SMIC 28 nm CMOS工艺对动态比较器进行了前仿真验证、版图设计以及后仿真验证,动态比较器的后仿真结果显示,在电源电压为1 V,时钟信号频率为8 GHz时,比较器的传输时延为37.7 ps,建立时间为11.8 ps,功耗为2 mW,失调电压为1.54mV,输出占空比为54.1%。与现有比较器结构相比,本次设计降低了比较器的传输时延与输入失调电压,与此同时,基本没有增加功耗与电路结构复杂度。