论文部分内容阅读
Nanowire器件的工艺尺寸进入纳米量级,其三维结构可以较好地节省面积,在较小的面积下实现所需的性能。在纳米级别的器件中,MOSFET器件应用较为广泛,本文利用的是台湾交通大学Nano Facility Center中心的Horng-Chih Lin教授及Kohui Lee博士制作版图,并在台湾交通大学流片的FET的Nanowire器件,器件类似于MOSFET的工作原理,即Nanowire FET的电流由栅压控制,通过对栅压的改变,达到控制器件开启及关闭的状态。器件沟道由掺杂的Si组成,并且器件为环栅结构。本文主要针对台湾交大的Nanowire器件进行测试、建模及仿真。其中,测试主要分为I-V特性测试及ESD测试。I-V特性测试结果表明,Nanowire器件的电气特性与普通MOS器件的电气特性类似,但是电流较小,在高温下可能会产生在加温后进入大电流稳态、性能衰减及特性紊乱三种失效。对于ESD测试,可以得到ESD的测试可得,三角形沟道形状较方形沟道形状来说,Vt2更大;相同沟道形状,沟道面积越大,Vt2越大。三角形沟道形状较方形沟道形状来说,It2更大;相同沟道形状,沟道面积越大,It2越大。建模主要利用加州大学伯克利分校BSIM研究小组提出的最新的适用于纳米级别器件的BSIM CMG模型。本文主要介绍了漏电流模型、本征电容模型和阈值电压模型,利用测试的Nanowire器件进行建模参数提取之后,利用Hspice进行仿真,主要测试Id-Vg与Id-Vd,将建模所得数据与测试所得数据相比较,可以看到,BSIM CMG模型适用于此Nanowire器件的建模,其误差在可以接受范围之内。本文主要利用Sentaurus仿真,通过所给的器件结构及漏极、栅极的掺杂浓度进行仿真。仿真为三维立体结构,其工艺参数、尺寸均按照工艺尺寸设定,仿真结果所得阈值电压、电气特性与测试结果基本一致,所得Id-Vg,其阈值电压与测试结果一致,且器件开启后按照指数变化,对于Id-Vd,其曲线在栅压变化时,漏电流增大,与测试结果一致。验证了仿真的可行性,可以为之后的Nanowire器件设计作为参考。