开发高电压梯度和大通流容量的ZnO避雷器是我国超高压和特高压电网建设的迫切需求。高电压梯度的ZnO压敏陶瓷的主要优点是可以实现避雷器的小型化，减轻避雷器的重量以及降低制造成本。本论文通过摸索制备工艺，获得了工业化可行的制备工艺。用该方法制得的素坯在常压、1050℃下烧结2小时就能获得1 mA/cm2电流密度下压敏电压Eb大于50 kV/cm的ZnO压敏陶瓷。压敏电压的大幅度提高突破了一些传统的认识，即认为只有减小ZnO晶粒尺寸才能提高电压梯度。本论文通过实验证实，改善微观结构均匀性在提高电压梯度方面更重要。另外，制备并研究了纳米复合侧面绝缘材料，获得了对纳米界面的初步认识。　　 采用不同的方法制备ZnO复合粉体，并对各种方法制备得到的陶瓷进行微观结构表征、宏观电性能和晶界特性参数测试。研究了掺杂Al2O3纳米复合氧化锌粉体的烧结过程和压敏陶瓷的晶粒生长规律，结果表明，掺杂Al2O3可以抑制晶粒生长，显著改善显微结构均匀性，提高压敏电压。与传统球磨法相比，陶瓷样品的Bi、Sb元素的面分布结果证实了添加剂化学共沉淀法制备后再与主料球磨方法(co-precipitation+ball mill)的优越性，随Y2O3量从0 mol％增加到0.05 mol％、0.10mol％、0.15 mol％，晶粒尺寸从4.5μm分别减小至3.8μm、3.7μm和3.0μm，电压梯度从11.2 kV/cm提高到24.3 kV/cm、28.3 kV/cm和55.2 kV/cm，其最高值是掺杂前的5倍左右，是商业化水平的10倍左右，单个晶界的平均压降从5.0 V依次增大到9.2 V、10.5 V和16.6 V，这是归因于微观结构均匀性的提高所导致的有效晶界数目的增加。　　 分析了影响电压梯度的主要因素。发现压敏电压确实和晶粒尺寸成反比，但减小晶粒尺寸并非总能保证提高电压梯度，同时还受其他因素影响。采用添加剂化学共沉淀法制备后再与主料球磨的方法(co-precipitation+ball mill)法制备的样品，施主浓度Nd和界面态密度NIS随Y2O3含量增加迅速减小，在Y2O3掺杂量为0.15mol％时，施主浓度Nd和界面态密度NIS分别降为掺杂前的1/10和1/3左右，此时压敏电压是掺杂前的近5倍，这表明压敏电压Eb与施主浓度Nd和界面态密度NIS相关。为了证明这一点，将相同配方、不同制备方法的各个样品在不同温度下进行I-V特性测试。随温度升高，压敏电压逐渐减小，而相应的施主浓度Nd和界面态密度NIS逐渐增加，表明压敏电压与施主浓度和界面态密度相关，接着从理论上验证了压敏电压Eb对Nd的依赖关系。进一步的分析表明，单位势垒宽度上承受的电场强度由单个晶界压降Vgb和势垒宽度ω共同决定，当势垒宽度ω增大，必须提高单个晶界压降Vgb才能达到击穿所需的电场强度。当施主浓度Nd急剧减小，而同时势垒宽度ω也增大，就必须大幅度提高外加的电压，才能给施主的碰撞电离和电子隧穿提供足够的能量。因此单个晶界压降Vgb增大，相应的压敏电压Eb也提高。分析认为提高电压梯度的关键在于在减小ZnO晶粒尺寸的同时改善陶瓷微观结构的均匀性，包括成分和相分布的均匀性，并且通过合适的掺杂也可以控制晶粒生长，改善微观结构均匀性，如进行Y2O3掺杂。　　 采用硅烷偶联剂处理过的20 nm和100 nm SiO2为填料，制备了不同添加量的环氧树脂基复合电介质材料，研究纳米无机粒子的粒径与表面处理情况对复合电介质电性能的影响。FTIR、XRD分析结果表明，SiO2粒子经过硅烷偶联剂处理后，与树脂基体的相容性提高。介温频谱、体积电阻率和击穿场强测试结果表明，纳米SiO2的粒径和表面改性情况对复合材料电性能影响很大。　　 将得到的综合性能良好的ZnO压敏陶瓷片进行通流能力试验，结果表明，采用本文的方法可制备高压高能的压敏电阻；合理的电老练工艺，可以提高样品的2 ms方波通流能力。