在计算机系统中,CPU是运算和控制核心。理解CPU的运行原理和基本结构是计算机专业核心课程“计算机组成原理”的重要教学内容,在教学环节中的CPU设计实验中,开放式的CPU实验平台有利于帮助学生比较直观地观察CPU的运行,并及时修改设计中存在的问题。本文基于MIPS架构设计并实现了一个开放式CPU模型,对模型机的相关部件改造实现了CPU数据的开放,同时通过调试控制模块和调试软件实现对CPU运行方式的控制和调试。论文首先通过研究CPU的相关理论,包括CPU的功能结构,指令系统以及流行的MIPS架构,设计了开放式CPU模型的整体结构和CPU中数据的开放方式。然后,详细说明了使用Verilog HDL在Quartus II软件上基于MIPS架构设计了单周期,多周期和流水线三种工作方式的CPU。接着,文中详细说明了调试控制模块和上位机调试软件的设计和实现过程。调试控制模块控制模型机的工作状态并对CPU进行调试控制;调试软件用于接收CPU运行过程中的数据并将其显示在PC端。调试软件使用Java语言在Eclipse下编写代码并编译完成。最后,在DE2-70开发板通过样例程序对设计的开放式CPU模型机功能进行验证,结果表明,样例程序在模型机中能够正确执行,调试控制模块和调试软件可以对单步运行状态的CPU进行调试。开放式CPU模型为CPU的设计实验提供了一个灵活的平台,为设计的CPU提供了便捷的调试环境。