随着多媒体信息技术的发展，人们对视频清晰度的要求也越来越高，而高清视频带给传输带宽和存储空间的压力是非常巨大的，如何将大数据量的高清视频尽可能压缩成小数据量传输是最需要解决的问题，新一代视频编解码标准H.264由于具有极高的数据压缩比而得到广泛应用。H.264良好的压缩性能虽然减轻了传输带宽和存储空间的压力，但这却是建立在较高的算法复杂度上，因此又对解码器的性能提出了新的要求。为了能够实现高清视频的实时解码，必须对解码器结构进行优化设计，提高解码器的解码速率。H.264熵解码器主要负责码流解析工作，解析出的语法元素用于图像重构，因此码流解析速度直接影响整个H.264解码器的解码速率。本文主要针对H.264熵解码部分进行设计，该部分可以划分为码流解析单元和码流解析控制单元，利用verilog HDL对这两部分中的各个模块进行RTL级建模，在此基础上，通过对H.264熵解码算法、解码过程以及码流中参数和残差信息比重的分析，了解到CAVLC是整个H.264熵解码器解码速率的瓶颈，因此本文着重对CAVLC熵解码器结构进行优化设计，提出了伪并行level解码结构以及RunBefore与level快速合并方法，旨在提高熵解码器的解码速率以支持高清视频的实时解码。最后对提出的熵解码器进行了RTL功能验证和FPGA验证，并分析了该设计的性能。结果显示该熵解码器时钟频率为74.745MHz，可以满足1080p高清视频的实时解码要求。