近年来,版权公开的MIPS体系结构的CPU越来越受欢迎。Cisco的路由器,IBM的网络彩色打印机,HP的4000、5000、8000、9000系列激光打印机及扫描仪,Sony的Playstation和Playstation 2游戏机等等,都是应用了实现不同MIPS指令集的微处理器的产品。MIPS CPU中的算术逻辑单元ALU集成了各种算术运算和逻辑运算部件的功能,包括加、减、乘、除、逻辑运算、移位运算等。协处理器CP0是MIPS指令集和特权资源结构之间的接口,并且提供了CPU状态和运行模式的完全控制。本文在分析MIPS32指令集的基础上,通过研究定点ALU的算法以及协处理器CP0的功能结构,最终用Verilog硬件描述语言成功设计实现了这两个模块的电路。除过功能仿真之外,还对设计进行了逻辑综合以及对综合后的网表进行了时序仿真。仿真结果表明,该设计完全符合预定的目标。到目前为止,该设计已经被应用于某公司SOC项目的CPU核并且通过了FPGA验证。由于项目的整体进度,我们打算在4月份进行流片。