VHDL是描述数字系统的硬件描述语言,C是编写顺序语句程序的高级编程语言。由于C语言结构清晰,可扩充性强,因此将C语言描述的源代码编译为VHDL描述的代码,用具有顺序特征的C语句描述的算法表征具有并发特征的VHDL电路设计,可以大大缩短进行数字系统设计的时间,降低系统设计的复杂度。本文对面向VHDL的算法级行为描述的程序语言编译方法进行了深入的研究。提出了将CDFG作为中间表示的方法,然后对本文提出的方法进行了实验,对生成的VHDL代码进行了仿真实验,并对实验结果进行了分析。首先,简要介绍了VHDL,并分析了C与VHDL的区别,还阐述了基本的编译技术及其发展概况。给出了面向VHDL算法级行为描述的程序语言编译方法的整体设计方案。然后,详细阐述了本文提出的编译方法的具体编译过程。为了清楚的说明编译的过程,给出了一个循序渐进的阐述过程:先介绍了词法分析和语法分析部分,然后在词法分析的基础上给出了由抽象语法树到CDFG再到VHDL代码的转化过程。详细研究了基于抽象语法树生成CDFG的过程。最后,将C代码作为输入数据,应用本文的编译方法实现了从C代码到VHDL代码的编译,并对输出的VHDL代码在仿真软件中进行了硬件功能的仿真。实验表明,该编译方法能够有效地实现由C语言描述的源代码到VHDL代码的编译。