自从上世纪80年第一款商业处理器问世以来,处理器行业蓬勃发展。ARM与X86体系架构占领着绝大部分的处理器市场。但由于其高昂的授权成本和历史包袱问题阻碍了处理器行业的创新发展,RISC-V应运而生。时至今日,它以其简约的设计理念、可定制的扩展子集以及没有历史包袱的特点,得到了广大公司及科研机构等的认可与青睐。本文首先从基本整数指令集,扩展指令集以及特权指令集三部分对RISC-V进行理论分析研究。然后以基于RISC-V的PULPino SoC平台为研究对象,完成了软件模拟,FPGA实现以及物理版图设计的目标。软件模拟方面,自顶向下地从代码结构和功能模型两方面分析PULPino SoC平台的IP组织结构形式和功能实现方式。在ModelSim模拟器上搭建PULPino SoC平台的功能模型,内核配置为RISCY,并支持PULP扩展和RV32IM指令集。以helloworld应用程序为例,实现了软件层次的模拟和分析,验证了该平台结构和功能层次上的正确性。FPGA实现方面,在对PULPino SoC基于Xilinx公司的时钟和存储器模块对PULPino SoC平台进行综合实现,时序满足要求。最终在ZedBoard FPGA开发板上实现了PULPino SoC平台,可通过SPI实现PS部分Linux系统和PL部分PULPino SoC平台的数据交互。物理版图设计方面,研究了逻辑综合和后端设计的方法和关键技术。在Design Compiler工具中对PULPino SoC平台进行逻辑综合,将其从RTL硬件描述转变为门级网表描述,并满足时序要求,总功耗为296mW,总面积为25906105um~2,并通过形式验证确保门级网表的正确性。在Encounter中根据SMIC 180nm工艺标准单元设计规则完成了从布局规划到版图填充的后端设计流程,设计并优化了PULPino SoC平台的物理版图,并通过DRC检验,使其满足时序收敛等基本要求。