低频信号同步采集系统的关键部分是低频锁相环,全数字锁相环(DPLL)可以达到很高的同步精度,但没有成熟的低频全数字锁相环,因此本文研究低频数字锁相环及其同步数据采集系统设计。本文首先分析了通用锁相环共性技术和低频数字锁相环时钟信号的特征,提出了一种基于USB和FPGA实现的低频时钟信号的锁相环方法。从USB通讯协议的帧开始信号SOF(Start Of Frame)中提取出1ms低频时钟,作为锁相环的参考信号来锁定恒温晶体振荡器(OCXO),具有精度高、结构简单等特点。然后利用所设计的全数字锁相环设计了一个同步数据采集系统。详细设计了该系统的时钟电路、FPGA应用电路、CPU接口电路和电源电路等硬件模块电路,具体给出了基于USB接口通信所需的USB固件、USB驱动及应用软件的系统软件设计。最后给出了所涉及的低频信号全数字锁相环和同步数据采集系统的性能测试。测试结果表明,所设计的全数字锁相环能够很好地锁定和跟踪低频信号,所设计的同步数据采集系统能够多台同步采集,可应用于实际系统。