论文部分内容阅读
毫米波无线通信频谱资源丰富、抗干扰能力强、安全性高,’近年来被广泛研究。硅基CMOS工艺成本低、集成度高,而且截止频率和噪声等性能也在不断提高,正逐渐成为毫米波集成电路设计的主流工艺。本文基于0.13μmmCMOS工艺设计了一款满足多种通信协议的毫米波频率综合器,取得的研究成果如下：1、根据IEEE802.15.3c、ITU-R和ETSI等标准组织对毫米波无线通信系统的指标要求,采用Matlab Simulink和SpectreVerilog进行环路建模,确定频率综合器的指标为：输出信号频率范围为27GHz-32GHz,1MHz频偏处相位噪声优于-90dBc/Hz。2、在进行毫米波压控振荡器设计时,由于振荡器工作在很高的频率,选用寄生电容较小的NMOS交叉耦合管产生负阻；缓冲器采用两级树形结构,保证足够驱动能力的同时,尽量减小寄生电容：采用PMOS管做尾电流源,减小尾电流源噪声对相位噪声的影响；运用“场”、“路”协同仿真方法,在电路前仿时,就将版图引入的寄生考虑进去。在设计注入锁定分频器时,由于工作频率比VCO小得多,选用产生负阻能力更强的NMOS-PMOS互补交叉耦合结构,以减小功耗；同时采用NMOS-PMOS差分注入方式,提高注入效率。3、设计了一个差分自举电荷泵,采用复制支路和比较器实现上下电流源的静态匹配；输入输出轨对轨运算放大器用作单位增益缓冲器来避免电荷共享效应；通过加入互补开关管减小时钟馈通和电荷注入效应。后仿结果表明,2.5V电源电压下,电荷泵电流为200μA,在0.3V-2.15V调谐范围内,其静态电流失配在0.35%以内,动态电流失配在3%以内,锁相环的参考杂散小于-72dBc。4、采用0.13μmCMOS工艺,实现了一款以上所述的整数分频频率综合器,后仿结果表明,在2.5V电源电压下,消耗153.5mA的电流(不计测试buffer)，输出频率范围为26.77GHz～33.12GHz,1MHz频偏处相位噪声为-90dBc/Hz,10MHz频偏处相位噪声为-120dBc/Hz, VCO的优值为-172.1dB。通过控制片上滤波器的阻值,来补偿Kvco的变化,保证环路带宽在±25.5%范围内变化。本论文受上海市科技创新行动计划《E-band超高速无线通信毫米波信号源芯片技术研究》(13511500702)和复旦大学专用集成电路与系统国家重点实验室开放课题10KF013资助。