论文部分内容阅读
H.264视频压缩标准与其它以往视频压缩标准相比具有显著的优势。但是与此同时,H.264标准性能上的改进也带来了复杂度的明显提升。因此H.264编解码器比其他标准需要更多的运算量和存储空间。其中由于解码器需要具备处理所有“合法”码流的能力,也就是必须能处理最坏的情况,因此在嵌入式环境中开发解码器就十分的复杂,而且如何合理使用嵌入式环境中十分有限的存储资源也是一个极具挑战性的工作。TMS320DM642数字媒体处理器是德州仪器性能最高的定点DSP。其核处理器拥有64个通用32位寄存器和8个带有VelociTI.2扩展功能的独立功能单元——2个乘法器和6个算术逻辑单元。8个功能单元的VelociTI.2扩展功能包括一些新的指令,这些指令可以提升视频和图像设备的性能,增强VelociTI.2结构的并行程度。DM642还采用了2级cache结构并拥有多种强大的外设。本文的任务主要是在德州仪器公司的TMS320DM642数字媒体处理器的硬件平台上移植和优化H.264“基本类”编解码器,使其可以实时编解码。详细论述了将程序移植到硬件平台的过程。优化分为两个过程,首先应用提前中止判断的算法优化方法对视频编码帧内与帧间预测算法进行优化,然后根据硬件环境应用内联函数对程序进行了优化工作。实验表明,经过移植和优化的H.264编解码器,其编码速度达到每秒2至3帧CIF图像,解码可以达到每秒20至30帧CIF图像。