在通信、雷达、探测等实时性较强的应用领域，数据处理和数据采集具有一体化发展的趋势，系统具有参数化和平台化的发展特征，对于调制器的算法也会根据需要而进行更新，因此固化的、非透明的处理方式难以适应不断出现的新的需求。对使用分立元件实现，并能动态配置的ADC进行研究是十分必要的。由于连续时间Sigma-Delta ADC具有高分辨率、高带宽，对模拟器件参数匹配要求低等特点，使用分立元件实现成为可能。本设计通过高速模拟器件和FPGA处理芯片构建高性能的连续时间Sigma-Delta ADC，具有价格较低、结构紧凑的特点。连续时间Sigma-Delta ADC由Sigma-Delta调制器和降采样滤波器两部分构成。本文分为理论设计和硬件实现两部分。先从原理分析入手，详细阐述过采样和噪声整形两个关键技术，深入分析了Sigma-Delta调制器基本原理和常用结构，并在采样网络、时钟频率、时钟抖动等方面对离散时间和连续时间Sigma-Delta调制器的优缺点进行对比分析，得出连续时间Sigma-Delta调制器可以达到更高带宽的结论。在此基础上确定了调制器的结构、量化器位数、过采样率，使用Matlab对Sigma-Delta调制器进行系统设计，建立了系统模型。降采样滤波器采用CIC滤波器、补偿滤波器、半带滤波器级联的形式，从而降低资源使用率并提高了运算效率。在理论设计的基础上，采用高速模拟器件和FPGA处理芯片完成Sigma-Delta ADC的硬件设计，并对各硬件模块进行详细的分析和介绍。利用补偿滤波器和半带滤波器系数对称的特点，在实现中采用了直接对称结构的转置形式，并对滤波器的系数采用了CSD编码技术进行处理，进一步降低了计算量并提高了降采样滤波器运算效率。通过调试仿真验证，系统达到了8位的分辨率，符合设计要求。并且利用本设计的研究成果，通过简单改进，可以实现更高带宽的ADC系统。