多输入多输出(MIMO)技术可以为系统提供空间复用增益和空间分集增益。而采用空时编码技术是实现MIMO的一个有效方法。迄今为止提出的空时编码分为两种形式:空时格形码和空时分组码。空时格形码在天线数目固定时,译码复杂度随发射速率的增大呈指数增加。空时分组码则克服了空时格形码译码过于复杂的缺陷,它利用具有正交设计的最大似然译码算法实现。由于空时分组码编译码器的结构相当简单,却能获得与最大比合并相同的分集增益,并且它的频谱利用率高,已经被引用到3GPP1中。本文在研究了空时分组码的理论基础上,对其编译码器进行了硬件模拟实现。本文在采用TMS320VC5509A DSP芯片及其它辅助芯片的硬件平台上,对两发两收的空时分组码方案进行了模拟实现。文章首先简单介绍了空时编码技术研究所具有的意义、空时分组码编译码的关键技术和空时码的发展现状。其次,介绍了MIMO技术及其信道容量和空时编码的基本概念和分类;并详细叙述了空时分组码的编译码原理,其中译码给出了两种实例的分析。之后,给出了空时分组码编译码器的硬件总体设计方案,阐述了软件的具体实现过程。其中在硬件部分,介绍了芯片的选择方法,包括DSP芯片和其它芯片,如电源芯片、异步动态存储器、闪存和JTAG仿真接口;还对硬件平台的时钟、内存分配和中断向量表进行了设置。在软件实现部分,分别详述了编码器和译码器的编程方案并给出了最终实现的流程图:编码器的设计中论述了信息源和调制方式的选择方法;而对译码器的最大似然算法则根据多相调制的特点进行了算法简化和实现。最后,通过对MIMO系统的性能仿真,可以得出:本设计中的空时分组码编、译码器性能良好,能够在误码率比较低的情况下完成空时分组码的编、译码功能。