论文部分内容阅读
在密码芯片的旁路攻击中功耗攻击是攻击性最强、方法最简单、效果最明显的攻击手段,要想保证密码芯片具有较强的抗功耗攻击能力必须从电路底层入手。功耗均衡电路是一种具有很强抗功耗攻击能力的电路结构,但已有研究成果距离实际应用还有较大差距。本文面向功耗均衡电路的实用性展开研究,主要工作如下:1、针对功耗均衡单元LBDL(LUT Based Differential Logic)、SABL(Sense Amplifier Based Logic)面积开销大、功耗大,而WDDL(Wave Dynamic Differential Logic)的功耗均衡性较差的缺点。本文以LBDL单元为基础进行结构优化,与原始结构相比晶体管数目减少近20%。同时为提高实用性本文实现了相关辅助电路。2、针对功耗均衡触发器MSDDL FF(Master-Slave Dynamic Differential Logic)面积开销大、性能低、功耗高;SDDL FF(Single Dynamic Differential Logic)的功耗均衡性较差,且两者不含功耗均衡电路必须的清零置位功能。本文提出了一种带清零置位端的功耗均衡触发器TSCSDDL FF(Three-step Dynamic Differential Logic with Clear and Set)。与MSDDL相比面积减小近50%,性能提高一倍,平均功耗降低近60%;该电路结构完全对称,功耗均衡性更好。该触发器TSCSDDL FF电路已申请国家发明专利。3、本文基于65nm工艺对所有功耗均衡单元进行标准单元库实现,并提出两种专用于功耗均衡版图的设计方法“横向对称法”和“分段对称法”。针对实用性本文实现了单倍、双倍、四倍三种不同驱动能力共计30个功耗均衡标准单元,最后利用上述单元设计了一个带使能端的功耗均衡计数器,通过SPICE模拟证明了计数器功能正确且功耗均衡较好。4、为验证功耗均衡单元库的实用性,本文对采用功耗均衡单元与标准单元实现的同种计数器电路进行面积比对,结果表明功耗均衡计数器的面积仅是普通计数器电路面积的2.167倍。说明本文设计的功耗均衡单元库具有较高的实用性。