由于半导体工艺和VLSI设计技术的快速发展,更多复杂和高性能需求的工作被应用于嵌入式系统中。但是,随着工艺尺寸越来越小,嵌入式在应用方面对带宽的需求不断增多,使得传统总线式的片上通信架构面临着越来越多的挑战。由于NoC很好地扩展性、灵活性和传输并行性,使得它越来越受到人们的青睐。因此,NoC逐渐的替代了传统的总线结构,成为了新兴通信架构。由于在设计片上网络时需要考虑拓扑,缓冲器大小,路由算法和流量控制机制等许多参数。因此,对全系统的准确评估对于NoC来说是必不可少的,所以NoC仿真器的研究也变得越来越重要。而现有NoC仿真器在设计过程中,需要研究人员对NoC各模块进行描述,编写成VHDL代码。而不同体系结构的NoC模块的VHDL代码大体上是相同的。显然,编写VHDL代码的这个过程不仅浪费大量时间还有可能因为人为操作在代码方面产生不必要的错误。为了解决此问题,本文提出了基于自动代码生成技术的NoC硬件仿真器-NOCsim。该仿真器采用把自动代码生成技术应用在硬件NoC仿真器中的策略。该策略利用自动代码生成器自动地生成与NoC各模块相对应的VHDL代码,然后再在FPGA上对其进行仿真。本文中,自动代码生成系统主要从XML建模文件、代码模板和基于XML和代码模板的自动代码生成器方面进行设计。通过实验结果分析,发现本文提出的NoC仿真器在仿真相同的网络时,在速度、面积利用率等性能方面与Booksim相比有了很大的提升,并且通过实验可以发现NOCsim能够很好地仿真三维NoC。