随着超大规模集成电路技术的发展，研究高效的布局算法，如何在布局设计阶段对线长、功耗、时延、时钟等多目标进行优化，提高电路的性能，成为集成电路物理设计过程中一个关键的问题。近年来解析式力指向布局算法以其模型简单、求解速度快、解质量高的特点受到学术界和工业界的重视，本文基于力指向布局算法的优势，从算法本身优化的角度研究了模块密度的平滑问题，从设计流程交叉融合的角度研究了时延约束下时钟驱动的布局算法。论文工作包括：1提出了一种力指向布局模块密度平滑方法。该方法首次提出在模块密度平滑过程中考虑对线长的影响，能够较好的保持布局模块之间的相对位置，降低模块移动对线长的破坏，减缓模块所受线网力的不均衡性；并且结合模块密度整体分布与局部分布差异来确定模块移动距离。实验结果表明该方法能够为二次规划创造一个好的初始条件，明显提高布局质量。2提出了一种基于主干拓扑的时钟驱动的布局算法。首先提出了一种基于主干拓扑的时钟驱动的布局流程，通过构造时钟网络高层拓扑结构，指导时钟节点在版图中的位置分布，使对时钟节点的优化与后期的时钟树相切合，同时大大减小时钟布线树的大小。然后基于此流程，进一步提出了用曼哈顿环引导的方法添加附加力来优化时钟节点分布，同时采用了渐进增加线网权重的方法优化电路时延。实验结果表明时钟网络得到了较好的优化。3提出了一种基于动态拓扑的时钟驱动的布局算法。时钟的拓扑结构由从上而下的划分和从下而上的结群过程建立，布局过程中能够随着时钟节点分布变化对拓扑进行动态调整；通过对底层时钟子集节点的子群添加伪线网来引导节点的分布，并且结群和伪线网也可以随节点分布动态调整，使时钟优化与未来的时钟综合过程更加匹配；同时基于线性规划重新调整部分模块的位置来优化时延。实验结果显示本算法较前一算法有明显的优势。