论文部分内容阅读
在通信领域中，频率合成器起着越来越重要的角色，它可以为不同标准的无线收发机提供可编程低噪声的稳定本振信号，其性能可决定整个无线收发系统的性能。本论文即是对应用于无线数字通信领域的锁相环式频率合成器系统级以及内部相关关键技术的研究。
本论文内容主要包括以下三大部分:①介绍了应用于ADS设计软件的锁相环式频率合成器的系统级设计方法;②研究了应用于DAB系统的双模预分频器的设计方法，并给出了流片测试结果;③给出了应用于DAB系统的LCVCO的设计方法。
在频率合成器系统级研究中，本论文结合相关文献，总结出了一套基于ADS-PLLDesignGuide软件的可适用于锁相环式频率合成器的系统级设计方法。在所要求的L波段频率范围内(2904～2984MHz)，该设计方法可以快速有效的实现频率合成器的锁定设计，仿真结果显示，对于整个所需频率范围内，采用优化后的二阶环路无源滤波器，环路均能锁定频率输出，锁定时间小于250μs。在该部分最后列出了根据系统级仿真给出的模块设计指标。
在双模预分频器设计模块，本论文设计了两种分别应用于DABL波段和Ⅲ波段的双模分频器，设计采用SMIC180nm工艺。在Cadence开发平台下，完成了电路原理图设计、版图设计以及前、后仿真，并最终付诸流片。测试结果显示，在1.8V电源电压下，32/33双模分频器可准确工作于0.3～3.3GHz频率范围，核心电路工作电流为2.5mA，其相位噪声为:-120.27dBc/Hz@100kHz和-130.40dBc/Hz@1MHz，核心电路芯片面积为82μm×40μm。
在LCVCO设计模块，本论文设计了一种应用于Ⅲ波段的正交差分输出压控振荡器。VCO采用SMIC180nm工艺进行了设计。电路后仿真结果显示，核心电路电流为5.2mA，在调谐电压范围为0.3～1.5V条件下，输出振荡频率范围可达到323.2～514.2MHz，完全覆盖Ⅲ波段所需要的频率范围;同时，最差条件下的相位噪声为-121dBc/Hz@1MHz，满足设计指标。