本文探讨了级联RS码系统在瑞利衰落信道下的性能，基于RS码的空时分组码系统，以及基于RS码的正交频分复用系统，并设计了RS编译码器IP核，通过仿真验证了设计的正确性，主要完成的工作有以下几个方面： 1.给出了瑞利衰落信道的仿真模型，对RS码的性能指标进行了详细的分析。 2.分析了天线相关(即相关瑞利衰落信道)对空时分组码的影响，提出了级联RS码的空时分组码模型，仿真表明，级联RS码能够有效的提高系统性能，大大的降低了系统误码率。 3.在熟悉正交频分复用基本原理的基础上，提出了基于RS码的OFDM系统，利用Simulink对系统进行仿真，仿真数据表明在RS码信道编码在大信噪比时误码率大大降低。 4.以设计可复用的IP核为目的，用VerilogHDL硬件描述语言描述，以模块化设计方法设计一个RS编解码器，最后通过AlteraQuartusⅡ分析综合仿真，实现硬件电路。