论文部分内容阅读
无线通信的迅猛发展激发了射频收发器设计的热潮。片上电感是高性能压控振荡器（VCO）、低噪声放大器和无源滤波器等集成电路模块的重要元件。片上电感品质因数低,占据较大的芯片面积是需要解决的两个主要问题。 近些年,大量的片上电感研究成果不断涌现,但是对于片上电感的性能局限以及品质因数（Q）优化过程的基本理解还是不充分的。建立在数值拟合基础上的大部分电感模型不能给电感的优化设计提供理论指导。本论文建立了包含电磁现象以及对电感性能有重要影响的寄生电阻和寄生电容的物理模型。在此基础上,分别从集成电路设计和工艺实现的角度提出了电感的优化方法。研究表明,在不改变工艺的前提下,利用一些优化技术可以提高电感的性能。采用0.35μm的4层金属互连线成功实现了优化的圆形电感。试验结果证明了理论的精度,验证了优化方法的有效性。 以线圈耦合系数和电感分布电容模型为基础,设计优化了平面螺旋电感和叠层电感。在相近的芯片面积上,实现的叠层电感值为9.9nH,平面螺旋电感只有1.3nH。而要实现1nH电感,4层串连结构电感的面积是平面螺旋电感的四分之一。金属3和金属4并联,再与并联的金属1和金属2串连,该结构电感最大品质因数(Qmax)是相同电感值的金属3与金属4并联平面螺旋电感Qmax的210%。 电磁理论表明,小面积金属具有较弱的趋肤效应:金属线宽与间距之比越小,电感的邻近效应越小。因此,同圈电感金属被分成每股电阻相等且并联的多股,使得最大的品质因数提高了40%。 使用标准的CMOS工艺,在电感下面的n阱上进行p+扩散,形成水平和垂直的双pn结。将p+扩散层接地来阻止电感电场到达电感下面的衬底。增大n阱的电压,横向和纵向的pn结的耗尽层加厚,电感的品质因数提高了19%。这个现象证明了电感衬底电场和磁场损耗物理模型的有效性。