论文部分内容阅读
随着移动通信技术的发展，第三代移动通信网络(3G)正在逐步向下一代长期演进计划(Long Term Evolution，LTE)发展。相比于3G系统，LTE系统通过引入正交频分复用(Orthogonal FrequencyDivision Multiplexing，OFDM)和多入多出(Multiple-InputMultiple-Output，MIMO)系统等新技术，带来了更高的峰值比特率和更大的系统容量，同时LTE的高吞吐率、高计算复杂度也带来了对系统计算性能新的需求。时分双工LTE(TD-LTE)具有灵活上下行配置比、上下行信道互易等优势，成为了两种主流LTE模式之一。 传统的基于ASIC的eNode B实现方案有着研发周期长、投入成本大缺点，而FPGA+DSP的解决方案也存在着互联接口吞吐要求高、系统级验证困难等弊端。随着FPGA工艺不断提升，FPGA的计算性能越来越强。基于FPGA的SoC架构和丰富的IP库资源极大地化简了复杂系统设计与验证。基于FPGA的LTE物理层系统兼具高吞吐性能、短研发周期、低研发成本等优势，成为了LTE eNode B系统研发的一种新型方案。因此基于FPGA的TD-LTE物理层系统是本文的研究方向。 本文主要论述了基于FPGA SoC架构的TD-LTE eNodeB物理层设计和开发，对LTE上行PUSCH链路系统的软硬件框架结构进行了细致的规划，实现了链路处理的各个功能模块，对部分关键算法进行了详细设计，提出了系统设计的完整方案，并以Xilinx ML605 FPGA开发板和ADI FMCOMMS1-EBZ射频开发板为硬件基础，开发完成支持20MHz带宽的TD-LTE物理层上行共享信道(Physical UplinkShare Channel，PUSCH)链路系统，并对TD-LTE下行系统和上下行时分双工的方式进行了概要的设计。对系统中每个模块、处理链路和子系统进行了详细的仿真与测试，验证了各个部分的正确性，最终完成了系统级OTA(Over The Air)测试，结果表明，系统满足20MHzTD-LTE系统吞吐性能要求，很好地通过空口信道完成数据传输。