在计算机中，浮点数是一种类似于科学计数法格式的数，浮点运算是各种多媒体运算中的关键部分，浮点运算单元（FPU，Floating Point Unit）是现代处理器中决定性能的重要单元。本文围绕FPU系统，重点研究了FPU中乘加单元（MAF，Multiply-Add-Fused）的设计，深入分析了除法单元的设计，最后探讨了FPU的验证工作。　　 论文首先介绍了浮点数的运算规范，该规范基于IEEE754浮点数运算标准。重新定义了标准中非规格化数的表示格式以便于非规格化数的处理，精简了标准中的舍入模式以简化舍入操作。　　 详细讨论了FPU中浮点乘加单元的设计与实现，给出了一种支持非规格化数的全流水线结构双精度乘加单元结构。该乘加单元在数据通路中融入了非规格化数的并行处理，融合了主加法和舍入操作，解决了进位保存形式的乘法结果带来的一位误差，改进了规格化移位以便于流水线的划分。最后分析了该算法与传统算法的优劣，给出了本文乘加单元的DC（Design Complier）综合结果。　　 研究了浮点除法单元的设计。简单介绍了该单元所采用的Goldschmidt算法，具体讨论了除法单元的电路实现，讨论了此单元中非规格化数的处理，最后给出了该单元的设计结果。　　 论文最后探讨了FPU的验证工作，介绍了FPU的验证方法，并给出了FPU的验证结果。