图像放大作为图像处理的一个基本操作,广泛应用于消费电子、医学、遥感等领域的图像处理与显示中。尽管采用PC机的软件处理方法可以实现多种多样的图像缩放算法,并且放大后的图像质量较高,但由于其实现的运算时间较长,并不适用于实时性要求较高的视频图像处理系统。因而利用硬件来实现视频图像的缩放已经成为视频图像处理研究的一个重要课题。随着现场可编程门阵列技术的突飞猛进,FPGA逐渐进入数字信号处理领域,由于其无可比拟的并行处理能力和可重构的特点,在实时图像处理领域中得到了广泛的应用。本文提出了一种基于FPGA的视频图像放大处理系统的设计方案。设计中根据视频信号的处理过程,搭建了视频图像处理系统的总体框架,并针对图像插值算法的特点提出了算法硬件实现的具体方案；接下来以I2C总线控制模块、数字视频解码模块、视频放大核心处理模块、存储器控制模块以及数字视频编码模块为重点,采用VHDL语言和自顶向下的设计方法对它们进行了设计和仿真验证；最后论文提出了视频图像放大处理系统改进的方向。本文设计的关键在于怎样合理地进行功能模块划分构建算法实现的硬件框架和如何将理论性的算法公式在硬件平台上并采用VHDL语言进行行为级的描述,使模块功能得以稳定、有效、实时地实现。首先,将占用较多硬件资源的二维插值框架分解成两步进行的一维空间插值框架,简化系统的复杂程度；其次,针对双线性算法对双一维框架进行了细致的设计,构造出更简洁快速,更有针对性的算法实现框架；最后,将理论性的插值算法公式成功地移植到硬件平台上。同时,本文给出了一种应用TEXTIO和MATLAB来辅助仿真测试过程的算法验证方法。