随着集成电路的快速发展,芯片漏电流功耗已经成为集成电路设计中继面积与速度之后的又一个重要指标。在先期的CMOS工艺中(例如0.25μm以上),节点电容充放电动态功耗是主要的功耗来源。因此减小电路的充放电动态功耗成为当时的主要低功耗设计目标。能量恢复型电路作为一种新型低功耗电路,在动态功耗节省方面获得了显著效果。近年来,CMOS集成电路进入深亚微米工艺,漏功耗已成为与动态功耗相抗衡的功耗来源,在未来的微处理芯片上,漏功耗将成为集成电路发展的一个关键制约因素。随着MOSFET尺寸的不断缩小,栅漏电流(gate leakage current)变得越来越显著。当集成电路工艺技术进入65nm以后,栅极漏电流成为漏电流的主要组成部分。由于相同尺寸的PMOS管通过栅氧化层的栅极漏电流要比NMOS管小得多,因此本文以时序电路和组合电路作为研究对象,研究并提出了基于P型逻辑的集成电路漏功耗减小技术。传统CMOS电路采用上拉PMOS及下拉NMOS晶体管的设计技术,本文突破传统CMOS的电路结构,利用绝热计算原理,以及PMOS晶体管与NMOS晶体管的对偶原理,采用逻辑函数与MOS管的拓朴关系,构建以PMOS晶体管为主的能量恢复型电路新结构。本文选择若干典型能量恢复型电路,设计P型电路新结构,HSPICE仿真结果显示设计的新电路具有低漏功耗的特点。