近年来,集成电路产业、物联网等技术快速发展。模数转换器作为模拟信号和数字信号的转换电路,需求也迅速增大。其中,逐次逼近型模数转换器(SAR ADC)凭借其低功耗、面积小、精度以及速度适中的综合优势,被广泛地应用在各类系统中,例如便携式医疗器械,人工智能以及自动驾驶等,随之,对SAR ADC的精度要求也越来越高。然而,由于工艺造成的电容失配误差降低了模数转换器的线性度,大大限制了逐次逼近型模数转换器精度的提高。通常,不采用任何校准方法,逐次逼近型模数转换器的精度只能做到12位左右,减小电容失配误差的影响是实现高精度SAR ADC的重点和难点。本论文基于UMC 55nm CMOS工艺设计了一个精度为16bit,速度为1MS/s的高精度逐次逼近型模数转换器。为了减小电容失配误差带来的影响,实现高精度,本论文设计了一个基于自校准的数字校准算法,即利用低位电容量化高位电容权重的方法实现电容失配误差的校准。同时电路中的噪声、比较器失调电压、寄生电容等非理想因素也会影响该校准算法的校准效果。为了提高校准算法的稳定性,针对比较器失调电压的影响,校准算法采用了开关正打和反打相结合的技术;针对电路噪声的影响,采用了低位电容重复校准技术;针对由于噪声、DAC稳定时间较长造成的比较器比较错误,加入了冗余设计;最后使用差分校准技术进一步增强校准算法的稳定性。之后,通过MATLAB搭建校准算法的模型,完善校准算法并进行行为级仿真验证,仿真结果显示本论文的校准算法可以容忍1m V的失调电压,200μV的噪声电压以及15%的电容失配误差,将ADC的有效位数从7位提高到14.5位以上。为了保证ADC的精度和校准算法的有效性,ADC电路部分的研究和设计也十分重要。ADC整体电路架构的主要研究内容为:(1)研究设计一个低噪声高精度比较器,为降低等效的输入噪声,提高比较的速度,采用了两级预放大和Latch级联的结构。同时应用了失调校准技术对比较器的失调电压进行校准,提高比较器的精度。仿真结果显示,该比较器的等效输入噪声电压为20μV,可分辨10μV的输入电压,可校准2.3m V的失调电压。(2)研究设计一个带有冗余的差分结构数模转换器(DAC),为了提高单位电容的大小采用了分段电容的结构,分为高11位和低10位,将单位电容提高到12f F大小,单端DAC的总电容共9.7p F。(3)对数字逻辑控制部分,包括校准算法和正常转换时的逐次逼近逻辑,进行了研究、设计和优化。本论文最后对整体SAR ADC进行版图绘制和后仿真验证,版图面积约为600μm*660μm,仿真结果显示,校准算法可以实现在速度为1MS/s,电容失配误差10%的条件下将ADC的有效位数从7.36 bit提高到14.72 bit,SNDR从46.11dB提高到90.38dB,SFDR从49.62dB提高到102.56dB,平均功耗为8.7mW。