随着集成电路工艺技术进入超深亚微米阶段，时钟信号及时钟线网分布成为了决定集成电路速度的关键因素之一，越来越引起相关研究者的关注。本文共分五章： 第一章首先介绍了VLSI的设计流程以及各个设计阶段的VLSI CAD技术，接着论述了时钟布线的研究意义，最后提出了论文的组织和创新点。 第二章详细列举了国内外十多年来时钟布线算法的研究进展，包括抽象拓扑生成算法和版图嵌入算法，简单介绍了两种优化方法：缓冲器插入优化和变线宽优化。 第三章对互连线延时模型进行研究，介绍了目前研究中常用的几种延时模型。然后在树形线网Elmore延时模型的基础上，导出更为精确的树形线网RLC延时模型，把树形互连线转化成单根互连线对树形线网进行时延分析。 第四章提出了一种新的基于最大节点延时合并策略的非零偏差时钟树布线算法，它结合了时钟节点延时和时钟汇点位置，按照最大节点延时次序合并次序，使得时钟树连线长度变小。 第五章讨论了时钟布线的两种优化方法之一的变线宽优化。在离散线宽模型下，使用二次规划来表述，用激活集合法的变体MASM求解，试验结果得到了最小化互连线时延目标下的最优解。