随着半导体工艺的进展和设计水平的提高，IC设计业已经进入了SOC(System-On-Chip)时代。由于日益紧迫的市场需求，芯片的设计周期越来越短，大量运用预先设计好的标准IP模块来构建SOC芯片的方法已逐渐成为主流，嵌入式存储器也已成为SOC设计中的基本单元。SOC包含的存储器类型越来越多，如SRAM、DRAM、ROM、EEPROM和flash等；规模也越来越大，其中某些模块的容量已高达几兆位(Mbit)。对于嵌入式存储器的测试来说，采用传统的基于ATE的测试方法存在着测试访问，测试速度和测试价格等问题，而内建自测试(BIST)则是解决这些问题的有效方法。由于存储器种类繁多，而且嵌入式存储器本身并没有一个统一的分类和组织标准，实际BIST电路的设计往往依赖于具体芯片，实现的方式也各不相同。基于以上问题的考虑，本文开展了可编程的嵌入式存储器BIST研究。本论文主要完工作如下： 1.首先介绍了故障模型，测试算法图形等基本概念，详细分析了嵌入式存储器的现状和测试方法，着重介绍了两种典型的BIST结构(基于状态机和基于微码)，并分析了两种结构各自的特点。对IEEE1500标准中的wrapper定义，控制信号关系及与之相关的CTL测试语言做了详细介绍。 2.改进并设计了一种新的March图形产生器，该图形产生器可以通过预先压缩并储存在ROM中的任意March算法种子来产生算法图形，且面积开销极小。 3.提出并设计了一种可配置和可编程的eMBIST结构。提出的eMBIST结构完全符合IEEE1500-2005标准，具有良好的的通用性和可移植性，可以根据具体的SOC芯片灵活配置，能满足在SOC芯片中比重不断增大的存储器模块测试的要求，最大程度的简化了其BIST电路的设计。文章通过FPGA电路实现和验证了该结构的可行性，并对结果进行了分析，说明该BIST结构对于嵌入式存储器的测试具有以下优点： a)完全符合IEEE1500标准，可配制性和可移植性较高。 b)BIST控制器端指令输入简单，降低了测试时的人力成本。 c)每个wrapper包含独立的测试图形产生器，各个wrapper之间可以并行测试，降低了测试的时间成本。 d)整个BIST电路面积开销极低，并能支持多种March算法。 通过FPGA的验证，证明本文提出的eMBIST结构完全可行。而实验结果和实验数据与其他文献相比也具有明显的优势。实验证明，本文提出的eMBIST结构是一种解决SOC芯片中嵌入式存储器测试问题的优秀解决方案。