论文部分内容阅读
无线通信技术正不断地朝着高传输质量和大带宽方向发展,射频接收机的设计也逐渐将模数转换器（ADC）向天线靠近以直接对射频信号进行采样,这大大简化了接收系统的电路复杂度。然而,这样的系统往往需要使用采样率高达GS/s的高精度ADC。GS/s高精度ADC作为第五代移动通信中高性能基站的核心器件,以及“萨德”反导系统中相控阵雷达的关键模块,长期被国外公司所垄断,已成为限制我国自主研发高性能基站和雷达的瓶颈。在众多ADC结构中,流水线ADC凭借其在分辨率、采样率和能效性能上的良好折中,成为实现GS/s高精度ADC的首选方案。不过,高性能流水线ADC也提高了对模拟子电路的性能要求,虽然深亚微米工艺有利于提高电路的速度,但是低电源电压和低增益却增大了高性能模拟电路的设计难度。针对上述问题,本文将重点研究GS/s高精度流水线ADC的系统架构及其关键电路。本文首先阐述了流水线ADC的1.5位冗余校正算法,以及衡量ADC的主要性能参数,并从系统的角度出发,确定了可以降低系统功耗、噪声和非线性的无采保结构。然后,推导了系统对噪声的要求,给出了一种合理的分配方案,要求量化噪声远远小于系统热噪声。最后,从信号的传递和处理的角度分析系统中存在的一些非理想效应,如电容失配、运放的增益误差和建立误差、时钟抖动、比较器失调和噪声等,并提出了降低这些非理想效应的方法。为了满足高性能雷达的数据采集需求,本文实现了一款14位1GS/s的流水线ADC。首先,通过搭建流水线ADC的行为级模型,确定了“3+3+3+3+3+4”的系统架构,在此基础上根据系统对噪声和失配的要求计算出各级的采样电容值。然后,根据系统建模结果的要求,对各关键电路进行了重点研究:（1）设计了一款双电源供电的运算放大器,以解决深亚微米工艺下低电源电压和高输出摆幅之间的矛盾,并加入一些过压保护电路以确保电路的可靠性,同时采用增益自举和正反馈两种技术来提高运放的开环增益;（2）提出了一种新型的输入缓冲器（Buffer）,采用负载复制技术和电平移位技术的方法来消除源跟随器中输入管Vgs和Vds的非线性变化,在保证电容驱动能力和高线性度的同时降低功耗,仿真结果表明缓冲器的无杂散动态范围（SFDR）可以达到85dB;（3）提出了一种新型的采样网络,使用交叉耦合的dummy技术来消除采样管的寄生电容Cds的耦合效应,保证采样网络在高频时仍能维持较高的SFDR,仿真结果表明采样网络可以达到10GHz的带宽和89dB的SFDR;（4）设计了一款高速低失调比较器,使用两个交叉耦合对和电平移位电容来加快比较速度,仿真结果表明失调电压的标准差为0.97mV;（5）提出一种时钟接收电路和占空比调整电路,由差分时钟接收电路、差分到单端电路、时钟边沿检测电路、积分器和可变延时单元组成,实现了83.6fs抖动和接近50%占空比的时钟性能。最后,对整体ADC进行了仿真验证并完成了版图设计。所设计的ADC基于TSMC 65nm 1P9M标准CMOS工艺制造,整体芯片面积为2.8×1.7mm2。测试结果表明,在1GS/s的采样速率下,输入10.1777MHz的正弦单音信号时,所设计ADC的SNDR达到62.3dB,SFDR达到69.1dB。在输入信号频率为201.1777MHz时仍可以达到61.1dB和65.2dB的SNDR和SFDR。采用1.2V和2.5V双电源供电,整体ADC的功耗约为480mW,FOM值为152.3dB。