软件无线电这一革命性的概念提出于上个世纪90年代，其应用的广度和深度都在不断扩展和深化。现代军事通信技术的发展对无线电接收机提出了越来越高的要求。随着抗干扰通信体制的广泛应用，实现全概率信道化接收机是非常需要的。本课题结合项目的要求，实现了软件无线电接收机中的关键模块——信道化模块，用于基带复数字信号(I／Q两路)的信道化处理。分析、比较了软件无线电接收模块的几种算法模型的优缺点，并选择了复信号的信道化接收模块算法模型作为本课题的理论依据。在分析、比较了几种滤波器设计方法的优缺点的基础上，采用最佳等波纹逼近法设计了原型低通滤波器。针对原算法模型存在的问题，提出了复信号信道化接收模块改进算法模型。施加不同的输入激励，对此算法模型进行了仿真和分析，证明了此改进算法模型的正确性和实用性。在算法模型确定之后，接下来就需要选择合适的硬件平台，实现所需要的信道化接收模块。针对信道数量极大(达10~3量级)、信道划分细和信道带宽窄的实现难点，采用自上而下的设计方法，进行了合理的系统设计与规划，确定了系统的工作时钟与工作方式，以及各个模块的功能、时序和接口方式。使用Verilog语言，在ISE+ModelSim的平台上，参照完整的FPGA／CPLD程序设计流程，进行各个模块的设计与仿真，并提出了一系列资源优化的方案，提高了资源利用的有效性。接下来将各个模块连接起来，完成整个系统的FPGA程序设计、实现、仿真及时序分析，并将其转换为可下载的文件形式。在硬件系统的搭建过程中，给出了硬件系统搭建过程中一些需要考虑的问题。然后利用逻辑分析仪(Agilent 1670G)和混合信号示波器(Agilent 54622D)对系统进行整体测试，得出了信道抑制比优于项目指标、信道化成功的结论，并根据测试结果对信道化接收模块性能进行分析。本文的理论意义在于提出了一种新的复信号信道化接收模块改进算法模型，并证明了此改进算法模型的正确性和实用性。本文的工程意义在于提出了一种高性能复信号信道化模块(信道数量极大(达10~3量级)、信道划分细和信道带宽窄)的FPGA实现方案，此实现方案在国内公开发表的相关研究文献中未见报道，对该领域的工程实践具有一定的参考价值。