本文介绍了基于FPGA的视频处理IP核设计,该IP核实现了占用H.264编码系统硬件计算时间约90%的核心算法模块:运动估计模块。论文首先分析了当今流行的FPGA器件的结构与特点以及IP核设计流程,然后阐述了在H.264编码标准中基于FPGA器件核心算法模块的具体实现过程,详细分析了运动估计模块的关键算法和基于FPGA器件运动估计模块在系统级与逻辑级上的实现过程,其中在系统级的实现中给出了系统的模块框图、模块接口图及接口列表,说明了接口功能与各子模块的功能:逻辑级的实现中给出了系统总体结构框图,剖析了搜索窗与当前宏块像素数据存储/地址映射单元逻辑设计、搜索窗中心预测单元与运动矢量存储单元逻辑设计、门限产生单元逻辑设计、计算处理单元逻辑设计及控制状态机逻辑设计的实现方法。方针结果表明该核心算法模块设计正确可行,可生成IP Core复用于H.264的编码系统,其结果不但具有重要的现实意义,而且具有广阔的市场应用前景。