伴随着人们生活质量的提高，传统的模拟视频信号已无法满足人们的需求。视频信号正随着数字信号处理技术，大规模集成电路，计算机和通信技术的迅猛发展而不断走向数字化，数字视频技术的应用范围越来越广泛。视频解码芯片是数字视频设备的核心组成部分，其设计方法是数字视频技术的关键。 长期以来，我国的数字视音频产业受制于国外标准，为此付出了高额的专利费用。为了摆脱这种困境，数字音视频编解码技术标准工作组联合国内众多企业利用自主控制的技术共同制定了第二代音视频解码标准-AVS标准。AVS标准具有自主知识产权，可以摆脱知识产权的牵制，为我国数字视音频产业的发展提供了难得的机遇。 本文在FPGA上实现了AVS视频流实时解码系统，同时在以下几个方面对AVS解码算法和硬件设计展开了研究并提出了有效的解决方案。 ●AVS解码芯片系统结构 本文在研究AVS标准解码算法的基础上对解码模块进行了合理的划分，提出了一种采用两级控制器的实现架构，结合改进的基于分级的流水线控制策略，减少了级间缓存的使用。 ●AVS变长解码模块 研究了AVS标准中的变长解码算法，并进行了硬件设计。对AVS标准定义的变长码表存储结构进行了优化设计，减少了存储单元使用量，对反变换模块采用两种设计方案进行实现并对综合结果进行了细致的分析和比较。 ●帧内预测模块 对AVS标准中的帧内预测模块进行了优化设计，每个块的帧内预测运算在8个时钟周期内完成，采用两维滤波运算单元，简化了参考数据选择器的复杂度，节省了硬件资源。 ●运动补偿模块 对典型码流中的宏块划分进行了统计，对运动补偿模块提出了一种按宏块划分从SDRAM取参考数据的方法，降低了总线占用率。同时，硬件设计中采用了一种平衡资源与速度的运动补偿模块设计方案，在牺牲某些分像素样本插值速度的情况下对滤波器资源进行了合理的复用。 ●去块效应滤波模块 研究了AVS去块效应滤波器算法，采用片内RAM对滤波参考数据进行缓存，大大减少了SDRAM的带宽占用。同时，对存储结构进行了合理的安排，将前一个宏块滤波数据写入SDRAM的操作和当前宏块的滤波操作并行处理，加快了滤波处理速度。 本文用Verilog硬件描述语言对上述解码模块进行了实现，采用软件仿真和FPGA验证相结合的方法完成了AVS解码器的验证，并构建了AVS视频流实时解码系统。文中采用的系统架构和优化方法对其它视频解码芯片的设计具有一定的通用性。 文章最后对进一步工作的方向进行了简要的讨论。