数字信号处理技术广泛的应用于科学与工程领域的各个方面,而数据的采集又是进行数字信号处理的先要条件,这使得数据采集系统成为数字信号处理系统中不可或缺的重要组成部分。随着数字信号处理技术日新月异的发展以及计算机等相关领域的持续发展,数字信号处理领域发生了深刻的变革,对数据采集系统提出了更高的性能要求,对采样速率和对采样数据的存储速度的要求越来越高。因此,高速率、大容量地采集、存储数据成为数字信号处理领域中的一项关键性技术。本文设计了一种主要由高速率、高精度ADC和高性能FPGA组成的高速数据采集与存储系统。该系统选用了Xilinx的Virtex-ⅡPro系列的一款FPGA芯片,利用FPGA中丰富的时序资源和存储资源,在系统中实现对高速采样数据的降速和存储。本系统中的存储模块主要包括四个数据降速单元和8个双端口RAM存储单元,可同时进行对四路AD数据的降速和对降速后产生的8路采样数据的存储,可以通过人机交互界面的计算机终端控制数据的存储情况。本文第四章对基于FPGA的存储系统的各功能单元做了具体的介绍,并分别给出了各功能单元的功能仿真结果。在本课题中的研究中,本人主要参与了系统的硬件设计,在ISE开发环境中完成了存储系统的功能和时序的软件仿真,并对系统进行了一定的性能分析。