数字图像在国防、工业、生活等诸多领域被广泛应用,但庞大的数据量不利于传输与存储,所以对图像数据的实时硬件压缩显得尤为迫切。在这个前提下,本文对基于分级树集合划分(Set Partitioning in Hierarchical Trees,SPIHT)算法的图像压缩卡的研制过程进行了阐述。本文首先综述了图像压缩的可能性和压缩编码的常用方法,根据压缩效率、硬件开销和设计复杂度确定了离散小波变换(DWT)结合SPIHT算法的图像压缩编码方案。在理论部分,本文对小波变换的提升算法、整数5/3小波变换及其图像压缩应用作了介绍,然后对SPIHT算法及无链表结构的硬件改进算法作了描述。在硬件设计部分,根据图像压缩卡的需求提出了硬件总体设计方案,并对基于SAA7111A芯片的视频图像采集单元、数据缓冲单元、基于FPGA的图像压缩及控制单元和USB接口单元电路设计作了阐述。硬件设计中,图像压缩算法的可编程逻辑设计是本文的核心内容,设计中首先提出了图像压缩编码的模块化逻辑结构,然后详细描述了基于提升算法的四级整数5/3小波变换和SPIHT改进编码算法的逻辑设计思想和实现方法。在逻辑设计中,采用了Verilog HDL作为输入描述,程序通用性和可移植性好；运用了流水线技术和图像压缩的分块处理思想,提高了系统的处理能力,极大限度地减少了中间数据存储器的数量,节省了硬件开销。本设计对图像压缩方案进行了MATLAB仿真,并以MATLAB仿真结果为参照,在Quartus II中进行了小波变换和SPIHT编码逻辑的时序仿真分析,通过仿真分析估计了系统处理速度和存储器资源,最后进行了视频信号的连续帧调试。仿真分析与调试验证表明,本设计逻辑设计输出结果与期望完全一致,图像压缩卡能够对512×512的视频灰度图像进行实时压缩,在保证一定图像质量的前提下,能够获得较高的压缩率。