过采样∑-Δ模数转换器采用过采样以及∑-Δ调制技术来实现模数转换,非常适合用来实现数字通信系统和信号处理系统中的模数接口部件。这类模数转换器可充分利用现代VLSI的高速、高集成度的优点,同时避免了元器件失配对A/D转换器精度的限制,已成为实现高精度模数转换的主要实现方式。 本文首先介绍了过采样∑-Δ模数转换器的基本原理,分析比较了低阶、高阶单环、高阶级联等几种低通Σ-Δ调制器的结构,介绍了两种类型数字抽取滤波器的理论知识；利用matlab仿真工具对调制器建模,调整正向和反馈系数进行仿真,确定了采用128倍过采样率,四阶单环单比特量化的调制器结构；Σ-△调制器由全差分开关电容电路实现,本文重点对构成调制器的积分器、运算放大器、比较器、反馈DAC、两相非交叠时钟等模块进行了电路设计和版图设计；并设计了本文中所采用的积分梳状抽取滤波器、补偿滤波器、FIR半带滤波器,最终实现了信号带宽24KHz、精度18位的模数转换器。本设计采样时钟为6.144MHz,电源电压为3.3V,量化器输出范围为0-3.3V,采用CHRT 0.35μm工艺参数进行总体仿真,输入正弦信号频率为1.5KHz,得到的系统仿真结果为SNDR 120dB,精度高于18位,满足设计要求。