随着软件无线电（Software Defined Radio，SDR）的发展，通用处理器（General Purpose Processor，GPP）受处理能力的限制，无法满足当前无线电通信业务的需求，越来越多的需要依靠现场可编程门阵列（Field Programmable GateArrays，FPGA）、数字信号处理（Digital Signal Processing，DSP）等专用处理器来完成高速数据处理的任务，同时利用通信中间件的动态扩展能力来解决异构系统的耦合度的问题。本文所面对的应用背景是当前国防领域中对波形信号处理系统，该系统由FPGA数据采集预处理模块及DSP、PPC计算模块组成，各个模块之间通过RapidIO进行互连。本文提出了利用FPGA技术将通信中间件进行硬件化来解决FPGA集成到系统中的问题；另一方面，为了适配底层RapidIO互连结构，本文提出将原软件通信中间件的以太网通信替换成嵌入式高速互联RapidIO通信，通信网络拓扑和模型由以太网方式向RapidIO方式进行特殊化改造。　　论文的主要工作包括：　　1）对相关技术及平台进行了介绍，然后对通信中间件中的发布/订阅数据通信模型设计需求进行了分析，在此基础上划分了通信中间件内部功能模块，研究并设计了通信中间件在FPGA上的整体架构和FPGA内通信中间件各个模块之间的层次关系。根据应用组件对数据通信以及控制响应的要求，设计了各个模块之间的数据交互格式，制定了在应用组件可能进行的操作过程中各个模块之间的数据交互关系。　　2）完成了数据交互控制IP核、节点信息管理IP核的设计与实现，并设计了IP核内部的状态机及应用组件请求操作的处理流程。　　3）对应用组件接口信号进行了详细的定义，在此基础上设计了应用组件接口的操作时序，满足应用组件对主题配置和数据通信的要求。　　4）在整个通信中间件FPGA硬件化的实现基础上，借助PowerPC主节点，完成了对FPGA通信中间件从节点的测试和验证。