在通信系统中，如何保证信息传输的有效性和可靠性是人们一直研究的两个问题。而Turbo乘积码作为一种具有良好纠错性能的纠错码而得到人们的关注。在译码方面，采用的是软输入软输出（SISO）迭代译码算法，这与Turbo码的译码方法相同，Turbo乘积码的误码性能与Turbo码的性能相似，但是译码复杂度比Turbo码要低。因此Turbo乘积码就成为了近些年信道编码领域专家们研究的热门码字，并且在对传输速率有很高要求的通信系统中有了很广泛的应用前景。作者在文中介绍了Turbo乘积码的结构和构成方法，码块中的子码可以由相同的或者不相同的码字构成，子码码字可以选择BCH码、扩展Hamming码或者单奇偶校验码等。之后介绍了Tubro乘积码的译码原理，译码算法有Chase算法、Cyclic-2PML算法和dB算法等。本文采用的是Chase译码算法。文中采用了BCH码为子码，实现了四种高阶调制方式和四种码率组合的Turbo乘积码，在信噪比需求不同时采用不同的组合编译码方式。通过matlab的性能仿真，选出满足项目需求的8种编码调制方式。作者详细叙述了Turbo乘积码编码器和译码器的FPGA实现方法，其中首先分别介绍了编译码器的整体设计方案，然后在整体方案的基础上讲解了具体的实现流程和各个模块的主要功能，在ISE12.0环境下用Verilog HDL语言实现了整个设计。在ISE12.0仿真下以virtex4SX55和virtex5FX130T为目标芯片分别对编码器和译码器进行了编译和仿真，实现了四种调制方式和四种码率组合的八种编译码方案。