论文部分内容阅读
本文通过对8051体系结构、系统时序、指令集的仔细分析与研究，提出了一个优化的并且完全兼容8051指令集的新体系结构的设计方法，在这个体系中，大部分指令的工作周期都被缩短，基本上都在单周期下完成，以达到提高系统性能的目的。本设计采用自顶向下的数字系统设计方法，对各个模块逐层细化，在ISE集成环境下通过verilog HDL语言完成包括PC、ALU、ROM、RAM、定时器、中断、串行接口和译码器等模块的设计，通过ModelSim对所有的模块仿真，接着集成各个模块，完成整个设计在Xilinx的FPGA器件上的布局布线及综合和仿真验证，使本模型能够符合具体器件的要求。