射频集成电路是无线通信系统中非常重要的功能模块单元，但长期以来，射频集成电路一直是无线通信电路的瓶颈。随着无线通信技术的发展，数据的调制方式越来越复杂，这对射频集成电路的性能提出了更高的要求。而射频功率放大器，又是射频电路中最为关键的模块之一，它也是最为耗能的模块电路，功率放大器效率的高低，直接决定了整个收发系统的效率。对于目前高的峰均比的信号，功率一般都有一个比较高的回退值，对此，提高功率放大器在低功率时的效率则显得极为重要。目前已经有了多种效率提升技术，而Doherty功率放大器因其电路结构比较简单变的越来越为流行。CMOS工艺较其他工艺成本更低，因此采用CMOS工艺的射频功率放大器的研究已经为一个研究热点。　　 本文首先介绍了功率放大器基本工作原理以及分类，然后介绍了一些常用的线性化技术和功率提升技术。之后详细讨论了Doherty功率放大器的工作原理，在设计Doherty功率放大器时，有源负载牵引理论以及λ/4阻抗变换网络的原理是非常重要的。　　 本文采用课题组所设计的单端CMOS功率放大器，单端CMOS功率放大器采用SMIC0.18μm RF CMOS工艺。单端CMOS功率放大器为两级结构，功率级采用厚栅结构，以缓解晶体管被击穿的压力；驱动级采用自偏置共源共栅结构，这样增加了输入输出的隔离度，并有效的缓解了栅氧击穿和热载流子带来的危险。在设计该单端CMOS功率放大器的基础上，运用ADS软件对Doherty功率放大器进行了仿真设计。在设计Doherty功率放大器的时候，为了保持两路功放相位的最大一致性，主功放和辅功放均采用了该单端CMOS功率放大器。而该Doherty功率放大器的λ/4阻抗变换网络和功分器均在PCB板上实现，并给出了仿真结果。在3V的电源供电的情况下，通过仿真，该Doherty功率放大器的输出功率为28.3dBm，增益为20dB，功率附加效率为41.3％。在5dB的功率回退情况下，该Doherty功率放大器的功率附加效率依然可以达到33.7％。　　 在Doherty功率放大器的实际调试中，由于CMOS功率放大器的频率发生了偏移，Doherty功率放大器的频率由仿真的2.45GHz改为1.95GHz。在该频率下，该Doherty功率放大器实测结果为：输出功率为25dBm，增益为10dB，功率附加效率为17.9％，在功率回退5dB的情况下，其功率附加效率为12％。实测结果与仿真结果之所以造成较大差别，一方面是因为CMOS功率放大器的性能较仿真结果差距较大；另一方面在Doherty功率放大器的调试过程中，低功率时辅功放的功率泄漏问题也对性能产生较大的影响。