论文部分内容阅读
模数转换器(A/D转换器)是信号数字化处理的关键接口部件,它的性能优劣直接影响和制约整个电子系统的品质,因此,设计一个合乎要求的A/D转换器,对于系统整体性能的实现起到至关重要的作用。A/D转换器结构设计方案有多种,其中流水线型(Pipelined)A/D转换器能够实现速度和精度之间最好的折衷,电路结构非常适于CMOS集成工艺制作,已经成为CMOS工艺高性能A/D转换器实现的常用方案。因此,如何实现高速、高精度流水线型A/D转换器仍然是近年来人们关注的热点。本论文设计了一种10位,每级1.5位,采样速率为40MSPS的流水线型结构A/D转换器,并进行了流片验证。论文主要完成了以下工作:1.在A/D理论研究基础上,给出了A/D系统参数的定义;分析了不同结构A/D转换器的工作原理及其特点。2.论文在充分调研A/D转换器目前研究发展技术基础上,选择了流水线结构A/D转换器作为研究重点,设计出10bit的高速A/D转换器系统结构;另外还提出了一种新型的高速、高精度A/D转换器系统结构,理论上可以突破工艺误差对10bit采样精度的限制。3.根据系统功能将流水线结构A/D转换器划分为比较电路、子DAC单元电路、余量增益电路、时钟网络电路、误差纠错单元及去除毛刺电路等主要模块。采用0.13μm CMOS工艺模型对这些模块和系统进行电路的设计和版图的设计,完成了电路与系统的仿真。系统采样精度为10bit,最高采样速率为40MS/S,版图面积为2500μmx1300μm。4.在对高速、高精度A/D转换器测试原理研究基础上,结合本论文的特点和要求,设计出了5V单电源供电的测试系统,完成了芯片的基本功能测试。通过初步测试结果表明:A/D转换器的比较电路、子DAC单元电路、余量增益电路、时钟网络电路、误差纠错单元及去除毛刺电路等主要模块功能正确;系统在40MHz采样频率下,具有模数转换功能,在特定电平下测试有效位大于6bit,系统静态功耗125 mW;系统的静态参数和动态参数仍在进一步的测试中。