目前,在移动便携式电子产品市场的强烈需求推动下,低功耗将成为芯片的关键设计指标。尽管可以采用电路与系统级的方法来降低功耗,但芯片能效的根本限制仍然在于金属氧化物半导体场效应晶体管（MOSFET）的工作原理及其不变的物理极限,即在室温下,玻尔兹曼分布载流子不能够使MOSFET的亚阈值摆幅低于60 m V/dec。该物理极限最终决定了互补金属氧化物半导体（CMOS）技术可获得的最低能耗。隧穿场效应晶体管（TFET）已成为最有希望超越传统MOSFET能耗极限的候选者之一。TFET采用带间隧穿的电流传输机制,可以实现比MOSFET更陡峭的开关特性,从而可在较低的阈值电压(VTH)和较低的电源电压(VDD)下工作。然而,由于带间隧穿工作原理,TFET具有较低的导通电流,这一问题成为TFET器件面临的一个挑战。本文通过对TFET的结构与材料的研究,增大TFET导通电流。论文还提出高阈值和低阈值独立栅TFET器件,并将其灵活运用于电路设计,增加电路集成密度。本文的主要研究内容与创新点如下:1、构建了一种独立栅TFET器件,通过工艺参数（源、漏极浓度等）、器件结构（栅极覆盖结构、口袋层结构等）、器件材料（III-V族材料、硅锗材料等）方面进行优化,以开关电流比、亚阈值摆幅、导通电流为优化目标,实现了性能良好的高阈值独立栅TFET和低阈值独立栅TFET新器件。2、建立了适用于高阈值、低阈值独立栅TFET器件的Hspice电路仿真模型,并通过单元电路的仿真进行了验证,证实了提出的仿真模型精确有效。3、使用高阈值、低阈值独立栅TFET器件设计了基本单元电路,通过和同栅TFET器件的门级电路相比,证实所提出的新器件在降低功耗方面有着更大的优势。TCAD仿真结果表明,独立栅高低阈值TFET器件符合开关逻辑设计预期,即:所提出的独立栅低阈值TFET器件能实现“或”开关逻辑,相当于两个分立器件并联;独立栅高阈值TFET器件能实现“与”开关逻辑,相当于两个分立器件串联。因此。独立栅高低阈值TFET电路能够有效的降低电路中晶体管的个数,减少版图面积。此外,HSPICE仿真结果也表明,基于高低阈值独立栅TFET器件构成的基本单元电路相对同栅TFET基本单元电路,功耗延时积至少能降低约20%,提高了整体的电路性能。该研究结果可为芯片生产提供一定的理论指导。