本论文主要基于心电信号处理芯片中关于Sigma－Delta模数转换器的设计部分，在对Sigma－Delta，模数转换器原理进行深入理解的基础上，提出了一种高性能低功耗的数字抽取滤波器解决方案。　　 抽取滤波器是Sigma－Delta模数转换器中的重要组成部分，将低字率、高采样频率的数字调制信号转换成高字率、奈奎斯特频率采样的信号。∑ΔADC的精度和转换速度由调制器部分决定，而它的面积和功耗则主要由降频低通滤波器部分决定。对降频滤波器的原理和设计方法进行研究，设计实现的精度14位、过采样率为128的数字抽取滤波器由改进型积分梳状滤波器、补偿滤波器与半带滤波器级联组成，输入信号的采样频率为38.4KHz，输出信号的采样频率为0.3KHz，通带截止频率为0.138KHz，阻带截止频率为0.162KHz，最大通带波纹系数为0.001dB左右，阻带衰减达到107dB。通过功耗和面积的分析，文中提出了一种改进型积分梳状滤波器。改进型积分梳状滤波器采用多级多采样结构降低了高频工作电路的复杂度，同时通过调节各级的阶数，在保证性能满足设计要求的前提下减小前端电路的阶数以及传输字长。通过FPGA验证，改进结构的积分梳状滤波器比传统结构节省48％的寄存器单元，7％的4输入LUT单元。本文使用Matlab完成了系统的仿真，确定各级滤波器的参数，并编写了抽取滤波器Verilog代码，在Modelsim上完成了对代码的验证仿真，并在FPGA上验证测试，最终使用SIMC0.18工艺完成综合与时序分析。