随着信息时代的到来以及计算机技术与通信技术的蓬勃发展,使得高效准确的的数据信息的传输成为一个重要研究点。Turbo码的提出,结束了将信道截止速率作为实际信道容量的历史,这就标志着信道编码技术与理论研究踏入了全新的阶段,因为Turbo码的纠错性能很大程度上取决于Turbo马的译码器的设计,所以在Turbo码的研究热潮中,最为广泛探讨的是Turbo码的译码算法和译码器的结构设计。Turbo码主要有两种译码算法：SOVA即软输出维特比算法和MAP即最大后验概率算法。SOVA的算法较为简单,硬件实现较容易,但性能相对MAP算法较差。MAP算法的原理是计算网格编码图上所有转移状态的状态量度,通过计算比较似然比来正确的译出每个比特的值。由于MAP算法会计算网格图中所有的转移状态,因此相比SOVA算法具有较高的的准确率。MAP算法递归运算较多,硬件实现较为复杂,因此如何为硬件实现而优化MAP算法就显得尤为重要。本文在传统的基2型MAP算法上,研究了已提出的基4型MAP算法。基4型算法在相同时钟周期下可以节约一半的存储器容量,并且一个时钟译出两个信息比特,提高了一倍的译码效率,这在实际的硬件实现中具有较高实践价值。结合研究成果,本文提出了一种改进的基4型MAP算法,能比较精确的近似,带来更小的编码增益损耗。本文同时还提出了一种新型的“偏移-加法-比较-选择-偏移”状态度量运算单元结构,去取代传统的“加法-比较-选择-偏移”运算单元。这样做能有效较少加法器级数,从而减小电路的关键延时路径,提高系统工作的最大频率。并且本文还介绍了一种新颖的分组译码方法,它能够避免传统MAP译码器结构所带来的不必要的存储器开销。文章最后,通过做MATLAB算法仿真,给出了几种MAP译码算法的性能比较。最后还给出了用Verilog综合出几种运算单元的硬件结构的结果。通过这些数据以证实本文所提出的MAP译码算法的优点。