直接数字频率合成器(DDS–Direct Digital Frequency Synthesizer)是一种全数字的频率合成技术,它作为第三代频率合成技术,具有输出信号频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低等诸多优点。因此被广泛的应用在通信、导航、雷达、电子对抗以及现代化的仪器仪表等领域。通信与电子系统的发展,对DDS的性能不断提出更高的要求,因此对DDS的研究具有重要的现实意义。　　本文在研究了直接数字频率合成器原理、结构的基础上,对直接数字频率合成器的数学模型进行了讨论,针对其固有的杂散问题,分析了它的理想输出频谱,探讨了相位截断误差、幅度量化误差、DAC转换误差对实际输出频谱的影响,在此基础上总结了目前常用的杂散抑制技术。从容量压缩来抑制杂散的角度出发,详细的论述了几种常用的容量压缩方法。　　由于大容量的ROM(Read-Only Memory)是实现高速、低功耗、低成本DDS的瓶颈。因此结合杂散抑制,本文从提高容量压缩比出发,研究了分段函数近似正弦函数的方法。采用分段非线性函数拟合的方法获得1/4周期范围内正弦函数的近似函数,在此函数基础上得出相位幅度转换函数,存储相位幅度转换函数各分段的二次项、一次项、常数项系数,将输入的二进制相位通过函数运算的方式得到它所对应的幅度值。在相同的条件下,此法构成的数控振荡器与1/4周期ROM存储法构成的数控振荡器相比,可获得高容量压缩比,频域效果相近,但由于这种方法引入运算,使得其逻辑单元消耗比1/4周期ROM存储法稍多。文中详细地给出了由数控振荡器、外围电路、数模转换器、低通滤波器等构成的直接数字频率合成器的设计。　　另外,本文还研究了一种无相位截断的数控振荡器,结合1/4周期压缩给出了无相位截断数控振荡器的改进方法。此法在频域效果、实现复杂度与原法基本相同的情况下,可进一步减少ROM容量。