论文部分内容阅读
片上系统(SystemonaChip,SoC)自出现以来迅速地发展,广泛地应用于各个领域。软件代码的下载和调试是SoC调试和开发的重要环节之一,但是有一些CPU处理器没有完善的JTAG调试接口,导致SoC芯片的软件下载和调试都不方便,本文基于JTAG标准接口,设计一套能够支持片上数据访问和调试的软硬件方案。 本文从应用需求出发,在JTAG协议基础上开发了一种自定义的片上数据访问方式,并设计了一套包括SoC内部的JTAG控制器、以单片机加FPGA为方案的调试器、PC上的应用程序的调试系统软硬件方案。本设计中SoC内部的JTAG控制器可以控制CPU的停止和运行,并通过控制AHB总线对芯片内部的目标地址进行访问,从而实现软件下载和调试功能。为了提高下载的速度和调试的方便性,调试器采用具有USB接口的单片机加FPGA的方案,单片机通过USB接口从PC接收命令和数据,向作为JTAG协议转换器的FPGA发送。调试器中的USB单片机和FPGA之间的传输通过本设计采用单片机CY7C68013提供的GPIF接口,该传输过程无需单片机内核的介入,使得物理互联不再成为传输链路中的速度瓶颈。 论文的最后对调试系统进行了仿真验证,在目标芯片系统时钟为100MHz的仿真环境下,软件的下载速度可达到1MB/s。在以系统时钟为40MHz的FPGA环境下测试时,对软件的下载速度为352KB/s。