在许多数据采集和传输系统中,信号采集端和处理模块之间可能会产生比较大的干扰噪声。为了降低这部分噪声的影响,通常会在传输路径中加入一个信号隔离器,以“断开”它们之间的直接电气连接。一般来说,隔离器的线性度是有限的,因此若要传输高精度的模拟信号,通常需要先将其转换成相应的数字形式,为此需要一个中速高精度的A/D转换器。而在该领域中,连续时间Sigma-Delta ADC以其自带抗混叠滤波特性和低功耗的优势,成为了目前的研究热点之一。本文针对线性隔离传输系统的应用,对中等带宽、高精度和低功耗的Sigma-Delta调制器进行研究,并设计了一种三阶4位量化的前馈型拓扑结构。在设计过程中,首先对比了几种常用的环路滤波器结构,并在前馈结构的基础上做了改进,既节省了量化器前面的额外加法器,又避免了混合结构导致的DAC数量增加。接着利用Simulink工具对调制器系统进行建模,从理论和模型仿真两个角度,分析了多种非理想因素对调制器性能的影响,确定了电路设计所需的性能参数。最后根据这些参数设计了调制器的各模块电路,包括三阶环路滤波器、4位量化器、4位反馈DAC以及DWA非线性校正电路。其中,环路滤波器的运放采用两级结构,并利用Class AB输出级提高运放的转换速率。量化器采用的是SAR结构,相对传统的Flash结构而言,可以实现更低的功耗和更小的面积。考虑到精度和速度的要求,反馈到第一级积分器输入端的DAC采用的是高性能的电流舵结构。此外,为了降低调制器系统对DAC失配的要求,还在其基础上加入了一阶DWA非线性校正电路。由于SAR量化器引入的延迟时间较长,可能导致潜在的环路稳定性问题。为此本文在调制器环路中加入了一个额外的零阶反馈通路,用于补偿量化器所带来的额外延迟。在补偿电路设计的过程中发现,传统基于电流舵的ELD补偿方案会在环路中引入额外的极点,可能导致系统的稳定性降低。因此本文提出并设计了一种基于开关电容反馈DAC的ELD补偿方案。经过仿真和对比发现,电容方案所能实现的精度和稳定性更高,并且功耗更低。本次课题基于TSMC 0.18μm CMOS工艺,完成了三阶4位量化连续时间Sigma-Delta调制器的电路设计和前仿真工作。仿真结果显示,在64MHz的采样频率下,当DAC的单元失配标准差为1%时,调制器在1.333MHz带宽内的SNDR约为83.6dB,有效位数达到13.6位,在1.8V供电电压下所消耗的功率仅为2.587mW,对应的FOMW值只有78.4fJ/conv-step,基本上达到了预期的设计要求。